(4) Japanese Patent Application Laid-Open No. 62-248248 (1987) "Semiconductor Memory Device"

The following is an extract relevant to the present invention:

5

10

15

20

This invention provides for formation of a semiconductor memory device which includes: a semiconductor substrate of one conductivity type including a highly-doped impurity region and a lightly-doped impurity region on the highly-doped impurity region; a MOS transistor for reading out a signal, which is formed on the lightly-doped impurity region of the semiconductor substrate; a trench formed adjacent to a source region of the MOS transistor so as to extend into the highly-doped impurity region of the semiconductor substrate; first and second parts of a capacitor; and a conductive layer for a bit line, which is formed on the second part of the capacitor with an interlayer insulating film interposed therebetween and is electrically connected to a drain region of the MOS transistor. The first part of the capacitor includes: a dielectric part composed of a thin insulating film formed on an inner wall of the trench; and one of opposite electrodes composed of a portion of a first polysilicon layer which is buried in the trench and is electrically connected to the source region. The second part of the capacitor includes: a different portion of the first polysilicon layer which extends to a required portion; a dielectric part composed of a thin insulating film deposited on the different portion of the first polysilicon layer; and a second polysilicon layer electrically connected to the highly-doped impurity region of the semiconductor substrate.

# 19日本国特許庁(JP)

⑩特許出願公開

# 四公開特許公報(A)

昭62-248248

@int.Cl.4

識別記号

厅内整理番号

⑩公開 昭和62年(1987)10月29日

H 81 L 27/10 G 11 C 11/34

352

7735~5F

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称 半導体記憶装置

**到特 願 昭61-91185** 

**愛出 願 昭61(1986)4月22日** 

@発明者、三井 真司

門其市大字門真1006番地 松下電子工業株式会社内

D出 願 人 松下電子工業株式会社 門真市大字門真1006番地

20代 理 人 弁理士 星野 恒司 外1名

剪 和 智

- 1. 発明の名称 半導体記憶装置
- 2. 特許請求の範囲

高不和物源度領域の上に低不純物機成領域を有 する一選健型半導体装板の前記低不純物濃度領域 上に形成された信号銃出用MOSトランジスタと、 前記MOSトランジスタのソース領域に解接して 形成され前記半導体基板の高不執物機度領域まで 入り込んだトレンチと、このトレンチの内壁に形 成された絶象辞饌を繋電体とし、前記高不純物濃 度領域及び前記トレンチ内を埋めかつ前記ソース 領域に徴気的に技能された第1のポリシリコン層 を対向性視とする第1のキャパシタ部と、所要部 分本で延設された紋配鎖1のポリシリコン層、こ の上に弑居された誘地体としての終級殊談、前記 半導体基板の高不純物濃度領域に包気的に接続さ れた第2のポリシリコン層からなる第2のキャパ シタ部と、この第2のキャパシタ部の上に層間絶 級層を介して形成され前記MOSトランジスタの

ドレイン例域に電気的に接続されたビットライン 田球電局とからなり、前記第1のキャパシタ部と 第2のキャパシタ部とをメモリセルキャパシタと することを特徴とする半導体記憶数度。

3. 発明の詳細な説明

(政策上の利用分野)

本発明は、半導体記憶装置に係り、特に、情報 密税部にあたるメモリセルの構造に関するもので ある。

(従来の技術)

# 特開昭62-248248(2)

となった。このため、最近では、微細化しても充分な遊費容量が確保できる第2回に示したような トレンチキャパシタを有するメモリセルが採用されつつある。

このトレンチキャパシタは、Si 基板21にトレンチを形成し、トレンチ内弦の半導体基板面におよびそれに電気のにを絞されるスタのソースを22を一大のキャパシタ電機とし、トレンチ内壁にキャパシタ電機として設定を使いません。この電気はは、前のメースを関係としている。記憶情報としての電荷は、前のメースが25の一本を構成するドレースを26とでやリンチキャパシタを構成するドレースを25の一本を構成するドレート酸、29はゲートのである。

(発明が解決しようとする問題点)

ところが、このタイプのメモリセルの問題とし

純物濃度領域の上に低不純物濃度領域を有する一 導電型半導体装板の前記低不執物演成領域上に形 成された信号読出用MOSトランジスタと、その MOSトランジスタのソース組織に隣接して形成 され半導体拡板の西不純物濃度領域まで入り込ん だトレンチと、このトレンチの内壁に形成された 絶獄薄膜を誘電体とし、真不純物濃度領域及びト レンチ内を埋めかつソース領域に電気的に接続さ れたおしのポリシリコン質を対応電解とする概1 のキャパシタ部と、所要部分まで延設された第1 のポリシリコン層、この上に磁層された誘動体と しての絶験辞談、半期修益板の高不純物濃度領域 に低氢的に接続された鉱2のポリシリコン層から なる第2のキャパシタ部と、この第2のキャパシ 夕郎の上に別間絶縁層を介して形成されMOSト ランジスタのドレイン領域に電気的に接続された ビットライン用導電灯とから構成されるものであ

(作 用)

この終成によれば、メモリセルキャパシタの容

て、キャパシタ部を毎板深部に埋め込まれたトレ ンチに形成しているため、キャパシタ部の実効面 継が大きくなって祝祝狩量は充分飛保できるもの の。キャパシタに"1"の情報が保たれている時。 叩ちソース部22とトレンチ内壁のS1基板21の設面 が遊似位状態にある時、これらの部分にカラド27 が広がって、チップを収容しているパッケージ材 料から放出されるα線が51歩板21を透過するとき に発生する電子の収集量が増加し、同一密積容量 の平面型セルキャパシタに比べてソフトエラーホ が一指以上も悪くなってしまうという問題があっ た。更に、隣接するセルキャパシタ間の保持情報 が異なる場合、叩ち、セルキャパシタ間に遠位袋 が存在する場合、何セルキャパシタの空乏層がつ ながって電位勾配に起因したいわゆるパンチスル 一量流が流れ、この危波がリーク低流となってD RAMの記憶保持能力を示すポーズタイム特性が **分化するといった問題があった。** 

(問題点を解決するための手段)

上配問題点を解決するために、本発明は、高不

はは、半導体拡板の高濃度領域と第1のポリシリコン層との間のトレンチ部の容量と、第1のポリシリコン層との間の平和部キャパシタの容量の和となり、キャパシタの容量のがある。 世位になった場合でも、高濃度拡張によって、キャパシタを受ご別の収集量が激製し、解談するでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、著しいお話なのでは、なり、更にメモリセルの微細化が可能になる。

(实施例)

以下、実施例について図面を用いて説明する。 第1回は、本格明の一実施例を示す半導体メモリ 数置のメモルセル部の新面構造を示したものであ る。1は10<sup>13</sup>/d|程度まで高濃度化した p 型Si 基 板で、セルキャパシタ部の一方のブレート電板を 担う。2 はその上に成長させた、p 型Si 基板 1 よ り低濃度の p 型Si エピタキシャル層である。3 は 寄生M O S トランジスタの発生を防ぐための p 型

## 特開昭62-248248(3)

分親鉱放射、4 はその上の分離酸化酸、5 はスイッチングトランジスタである MOSトランジスタのゲート酸化酸、6 はそのゲート電梗、7 はドレイン n \* 拡散節、5 は各電極間の層間絶縁 膜、10 a , 10 b はセルキャパンタ部の調整体を構成する絶縁薄膜、11 はポリシリコンからなるキャパシタ部の低方のプレート電極で、回示していないが51 基板 1 に電気的に接続されている。13 はビットライン用のAI 配線である。

以上のような解成のセルキャパシタは、トレンチ内に埋め込まれた第1のキャパシタ部分と、平面的に形成された第2のキャパシタ部分からなっており、従って高集税化に応じてメモリセル単体の寸法が軽小化されても、トレンチ深さと平面状の部分との適切な配分により、誇研算量の絶対値を設計仕様に応じて顕飾することが可能である。またソースn\*拡散部8の面積を設計上及びプロセス上の許容限昇まで小さくすることにより接合

OSトランジスタのゲート電極、 7 …ドレイン n \* 鉱散部、 8 … ソース n \* 拡散部、 9 … 層間絶縁膜、 10 a , 10 b … キャパシタ絶縁得膜、 11 … ストレージ電極、 12 … プレート電便、 13 … ピットライン用 A 2 R M 4

特許出順人 松下電子工業株式会社

代理人 屋野恒




拡放面積を低減できるため、リフレッシュ動作を 決めるリーク特性の向上を図ることができ、さら に高額皮筋板の採用でトレンチ内壁、筋板側の空 乏別の拡がりを充分抑制できるため、α線により 発生する電子の収集量が減少するとともに、群様 するセル側のリーク催送も抑制される。

#### (発明の効果)

以上説明したように、本発明によれば、メモリセルの高税容量を増加させることができるとともに、ソフトエラー耐性も充分で、かつセル回リークを無視できる構造であり、微和化によって一層の高級硬化、大容量化が実現できるものである。
4. 回面の簡単な説明

・第1図は、本発明の一実施術を示す半導体メモリ数配のメモリセル部の断面図、第2図は、従来のトレンチ構造のメモリセル部の断面図である。

## 第 1 図



1~ 药蓬发口型SL基础

2~ 依道友 pをエピれらしき

3… 京子分數百次數層

4…素子分數用酸化酸

5… ゲート酸化酸

6~ ゲート電池

アッドレリンパ 独叙語

Bッソース が 拡張的

9… 看明兒虛蹊


100,100… なパシタ地線浮使

リッストレージも放

12ープレート 更性

13ーピットライン打入し仕様

# 第 2 図



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成5年(1993)10月29日

【公開番号】特開昭62-248248 【公開日】昭和62年(1987)10月29日 【年通号数】公開特許公報62-2483 【出願番号】特願昭61-91185 【国際特許分類第5版】

HO11. 27/108

G11C 11/403

HO1L 27/04 C 8427-4M

(FI]

HO1L 27/10 325 D 8728-4M

G11C 11/34 352

#### 手腕補正替(部)

平成 4 年 8 月 28日

#### 特許庁長官 麻 生 波 殴

1 事件の表示 特膜昭 61-91185号

2 発明の名称 半導体記憶装置

3 補正をする者

事件との関係 特許出版人

住 所 大阪府門真市大学門真1006番地

名 称 (584) 松下電子工業株式会社

代表岩

拉 上 一 馬

4 代 選 人

住 所 東京都港区西新騰3丁目3番3号

ペリカンビル 5 階

氏 名 (6308) 弁理士 武 田 元 数 日

電話 03 (3431) 8111番 (代表) 千

5 補正により増加する発明の数

6 補正の対象 明細書の特許請求の範囲及び発明の詳細な

説明の朝

7 補正の内容

- (1) 特許請求の範囲を別紙の通り訂正する。
- (2) 明 概 書第 3 頁第 6 ~ 8 行の「トレンチ内壁 の半導体 基板 面およびそれに電気的に接続される スイッチングトランジスタである MOSトランジ スタのソース 個 22 を一方のキャパシタ 管極とし、」 を次のように訂正する。

「トレンチ内盤およびトレンチ周囲の一部の半導体基板表面にスイッチングトランジスタであるM OSトランジスタのソース部22を形成し、このソ ース部22を一方のキャバシタ電径とし、」

- (3) 関第5 頁第1~2行の「一導館型半導体基板」を「一導館型の半導体基板」に訂正する。
- (4) 岡賢第6~14行の「このトレンチの内壁に 形成された……第2のキャパシタ部と、」を次の ように訂正する。

「このトレンチの内壁に形成された第1の絶縁薄 膜を誘電体とし、トレンチ内を埋めかつソース領 域に電気的に接続された第1の導電層と半等体基 板内の高不純物後度領域を対向電極とする第1の キャパシタ部と、所要部分まで延設された第1の